Směšně hloupá sázka Intel, která by mohla vyhrát miliardy

Je to stále velmi náročný návrh. „Balení není tak snadné, jako když si řeknete: ‚Chci provozovat 100 000 waferů měsíčně‘,“ říká Jim McGregor, dlouholetý analytik čipového průmyslu a zakladatel Tirias Research, s odkazem na nepřetržitý tok čipů v různých fázích výroby. „Opravdu záleží na tom, zda Intel.“ [packaging] fabi mohou uzavírat obchody. Pokud vidíme, že tyto operace rozšiřují více, je to indikátor, že mají.“

Minulý měsíc Anwar Ibrahim, premiér Malajsie, ve svém příspěvku na Facebooku odhalil, že Intel rozšiřuje svá malajsijská zařízení na výrobu čipů, která byla poprvé založena již v 70. letech 20. století. Ibrahim řekl, že ředitel slévárny Intel, Naga Chandrasekaran, „nastínil plány na zahájení první fáze“ expanze, která by zahrnovala pokročilé balení.

„Vítám rozhodnutí Intelu zahájit provoz tohoto komplexu koncem tohoto roku,“ stálo v přeložené verzi Ibrahimova příspěvku. Mluvčí Intelu John Hipsher potvrdil, že v Penangu buduje další čipové sestavy a testovací kapacity, „uprostřed rostoucí celosvětové poptávky po obalových řešeních Intel Foundry“.

Balíčková prodejna

Podle Chandrasekarana, který převzal operace Intel Foundry v roce 2025 a během zpravodajství o tomto příběhu hovořil výhradně s WIRED, samotný termín „pokročilé balení“ před deseti lety neexistoval.

Čipy vždy vyžadovaly určitý druh integrace tranzistorů a kondenzátorů, které řídí a ukládají energii. Polovodičový průmysl byl dlouhou dobu zaměřen na miniaturizaci neboli zmenšování velikosti součástek na čipech. Když svět v roce 2010 začal od svých počítačů vyžadovat více, čipy začaly být ještě více zahušťovány procesorovými jednotkami, vysokopásmovou pamětí a všemi nezbytnými spojovacími částmi. Nakonec začali výrobci čipů uplatňovat přístup systém v balíčcích nebo balíček v balíčku, ve kterém bylo více komponent naskládáno na sebe, aby ze stejného povrchového prostoru vymáčkly více energie a paměti. 2D stohování ustoupilo 3D stohování.

Společnost TSMC, přední světový výrobce polovodičů, začala zákazníkům nabízet obalové technologie jako CoWoS (čip na waferu na substrátu) a později SoIC (systém na integrovaném čipu). V podstatě šlo o to, že TSMC nezvládne pouze přední část výroby čipů – část waferů – ale také zadní část, kde budou všechny technologie čipů zabaleny dohromady.

Intel v tuto chvíli postoupil své vedení ve výrobě čipů společnosti TSMC, ale nadále investoval do obalů. V roce 2017 představila proces nazvaný EMIB, neboli embedded multi-dies interconnect bridge, který byl unikátní, protože zmenšil skutečná spojení neboli mosty mezi součástmi v čipovém balíčku. V roce 2019 představila Foveros, pokročilý proces stohování matric. Další pokrok společnosti v oblasti balení byl větší skok: EMIB-T.

EMIB-T, oznámený loni v květnu, slibuje zlepšení energetické účinnosti a integrity signálu mezi všemi součástmi na čipech. Jeden bývalý zaměstnanec Intelu, který přímo zná snahy společnosti o balení, říká WIRED, že Intel EMIB a EMIB-T jsou navrženy jako „chirurgickější“ způsob balení čipů než přístup TSMC. Stejně jako většina vylepšení čipů má být i tento energeticky účinnější, šetří místo a v ideálním případě zákazníkům dlouhodobě šetří peníze. Společnost říká, že EMIB-T bude uveden do výroby v tomto roce.